大二春季是我第一次尝试用提纲形式复习，所以这份大纲可能参考价值一般……
计组复习，可以以书本和老师的复习音视频为主，以平时作业、书后练习和大纲为辅助去学。学校教材质量尚可。
第三章 多层次存储器
3.1 存储器概述
存储位元->存储单元->存储器
分类：
存储介质：半导体存储器、磁表面存储器
存取方式：随机存取器、顺序存储器（磁盘为半顺序存储器）
存储内容可变性：RAM（随机读写）、ROM（只读）
信息易失性
系统中的作用：主存储器、高速缓冲存储器、辅助存储器、控制存储器
分级：
CPU内：cache-寄存器
主板内：cache-主存（主存）
主板外：磁盘、光盘（辅存=外存）
离线：磁带（辅存=外存）
指标：
字存储单元：存放一个机器字的存储单元->字地址 B
字节存储单元：存放一个字节的存储单元->字节地址 b
存储容量：存储器中可容纳的存储单元总数 1B=8b
存取时间（存储器访问时间）：一次读操作从发出到完成，将数据读出到数据总线上的时间。存时间=取时间。
存储周期：连续启动两次读操作间隔的最小时间。略大于存取时间。
存储器带宽：单位时间里存储器所存取的信息量（字节/秒）
3.2 SRAM静态读写存储器
特点：速度快、容量小、用作cache。
存储元：是触发器。
总线：地址线、数据线、控制线。
双译码：方便组织更大容量。（行译码、列译码）
3.3 DRAM动态读写存储器
特点：容量极大、用作主存
存储元：记忆电路（MOS晶体管+电容器）。
总线：地址线、数据线、控制线。
刷新方式：集中式刷新、分散式刷新
3.4 字位拓展
大题重点，必考。
3.5 并行存储器
双端口存储器（空间并行）：
BUSY控制读写冲突
多模块交叉存储器（时间并行）：
编址方式：
顺序方式（模块号先，块内地址后）
交叉方式（块内地址先，模块号后）
交叉存取度：存储周期除以总线传送周期 $m=\frac{T}{\tau}$
3.6 cache
高速缓冲寄存器：利用程序访问局部性特征，解决CPU和主存间速度不匹配。
特点：高速、容量小。
CPU-cache按字交换，cache-主存按块交换。
命中时直接把字传送给CPU；非命中则字从主存读入送到CPU，同时把块从主存读入到cache。
命中率： $h=\frac{N_c}{N_c+N_m}$ 与程序行为、cache容量、组织方式、块大小有关
平均访问时间： $t_a=ht_c+\left(1-h\right)t_m$
访问效率： $e=\frac{t_c}{t_a}$
Cache透明性：地址映射由硬件直接完成，几乎无时间损失。
地址映射：将主存地址定位到cache的一种方法。
全相连映射方式（自由）：
主存块地址与块内容一起存在cache行内。P93图
查找：与所有cache内标记同时比较。
标记大小：地址长度（块号+字地址）
特点：块可放任意行、灵活；电路复杂。适用于小容量cache
直接映射方式（简单）：
Cache容量m行，则主存第km+x块都在映射到cache第x行。
查找：将内存地址拆解成tag和行号。直接比较cache第行号块的标记与tag是否一致。
标记大小：地址长度减去log2块容量。（tag|行号+字地址）
特点：硬件简单、成本低；每个块只能放对应行，更易冲突。适用于大容量cache。
组相连映射方式（折衷）：
Cache容量m组，则主存第km+x块映射在cache第m组的都一个行上。
查找：将内存地址拆成tag和组号。硬件比较组内所有标记是否匹配tag（组内硬件全查）
标记大小：地址长度减去log2组数（tag|组号+字地址）
特点：兼顾前两者优缺点
替换策略：
LFU最不经常使用算法：命中行加一；替换时删除小的，并全部清零
LRU近期最少使用算法：命中行清零，其他加一；替换时删除大的
特点：保护新行，提高命中率。
随机替换
写操作策略：
写入cache时应该保证主存同时被改。
- 写回法：当行被替换时写入主存。需添加一个修改位标志。
特点：多次写速度快，但有不一致风险。
- 全写法：命中时同时进行写修改；未命中直接写入主存。
特点：写操作无高速缓存，无需修改位，保证一致性。
- 写一次法：第一次写命中才同时修改。
3.7 虚拟存储器
虚地址（逻辑地址）：编制程序时使用的地址->虚存空间
实地址（物理地址）：物理内存的访问地址->主存空间
再定位：程序进行虚地址到实地址转化的过程
虚存访问过程：
判断虚地址对应部分是否在实存中：如果是，则进行地址变换并用实地址访存；否则，将辅存中部分地址调入内存再访问主存。
作用：主存小时扩展容量，主存大时缩短地址字段长度。存储管理、主存分配、存储保护。
与cache异同：
出发点相同：都为了提升性价比
原理相同：利用程序局部性原理，将常用信息快调入更高速的存储器
侧重点不同：cache提升速度，虚存扩大空间
数据通路不同：cache与内存有直接通路，虚存依赖的辅存与CPU无直接通路。
透明性不同：cache全透明，虚存半透明
未命中损失不同：cache小，虚存大
关键问题：
如何调度？地址如何映射？替换哪些数据进主存？主存和辅存同步更新？
页式虚拟存储器：
虚地址逻辑页号+页表基址寄存器值->实存地址
逻辑地址：逻辑页号+页内地址
页表：有效位+物理页号
转换后援缓冲器（TLB）：快表
特点：页长固定。易于构造管理。
段式虚拟存储器：
逻辑地址：逻辑段号+段内地址
段表：有效位+段起址+段长
有效位：是否在实存
段起址：该段在实存中的首地址
段长：该段的实际长度
特点：段长不固定。有效利用空间，易于保护和共享。
段页式虚拟存储器：
逻辑地址：（基号）+段号+页号+页内地址
优点：易于管理，保护和共享。缺点：多次查表。
第六章 总线系统
6.1 总线的概念和结构形态
总线：构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。借助总线可以完成系统各部件信息交换，并解决资源争用。
分类：
内部总线：CPU内连接寄存器和运算部件的总线（超快）
系统总线：CPU和告诉功能部件（存储器、通道）互联的总线（快）
IO总线：和中低速IO设备互联的总线（慢）
特性：
物理特性：物理连接方式（根数、插头形状、引脚方式）
功能特性：描述每一根线的功能
电气特性：线传递方向和有效电平范围
时间特性：每根线何时有效
总线标准化
总线带宽：总线自身能达到的最高传输速率MB/s
适配器/接口：实现高速CPU和各类低速设备之间工作速度上的匹配和同步
单总线结构：
优点：易扩展为多CPU系统
缺点：效率低，吞吐量小，所有连接设备必须高速运行
多总线结构：
CPU总线、系统总线和高速总线通过桥连接
高速总线和扩展总线通过扩展总线接口连接
特点：提升效率和吞吐量
总线内部结构：
数据传送总线：地址线、数据线、控制线
仲裁总线：总线请求线、总线授权线
中断和同步总线：中断请求线、中断认可线
公用线：CP线、电源线、地线、复位线等
6.2 总线接口
信息传送方式：串行（先低后高）、并行、分时（复用：既传地址又传数据）
拆卸和装配
CPU <==> IO接口 <==> 设备控制器、外围设备
接口功能：控制、缓冲、状态、转换（串并）、整理、程序中断。
分类：串行数据接口和并行数据接口
波特率：每秒传送bit数
6.3 总线仲裁
一次总线操作：一主多从。多个CPU和IO模块竞争控制权，产生仲裁。
集中式仲裁：
总线请求信号线BR，总线授权信号线BG
仲裁方式：
链式查询：越近的优先级越高 特点线少
计数器定时查询：从0开始同菊花链，从中止点开始优先级相等 特点灵活
独立请求方式：n条BR和n条BG，排队电路根据优先次序决定响应 特点速度快
分布式仲裁：
每个主方都有仲裁号和仲裁器。仲裁总线上号最大的胜出，否则自动撤出。
6.4 总线的定时和数据传输模式
总线传输信息步骤：请求总线、总线仲裁、寻址、信息传送、状态返回
同步定时：事件出现由总线时钟信号确定。适用于总线长度短、存取时间相近的情况
异步定时：不需要时钟信号，应答式。周期长度可变，但总线复杂成本高。
总线数据传送模式：
读、写操作：读操作两次竞争总线。
块传送操作：猝发式传送，连续读（写）四倍字长。
写后读、读修改写操作：用于校验和保护共享资源。
广播、广集操作：广播多从进行写操作；广集多从读进行逻辑与或检测中断。
第七章 外存与IO设备
7.1 外围设备概述
组成：存储介质，驱动装置，控制电路
分类：输入设备、输出设备、外存设备、数据通信设备、过程控制设备
CPU主存 —> IO —> 外围设备控制器 —> 外围设备
外围设备在设备控制器下工作，而设备控制器通过IO接口与主机连接
7.2 磁盘存储设备（磁盘、磁带）
优点：存储容量大，位价格低；记录介质可以重复使用；记录信息长久保存不丢失，可以脱机；非破坏性读出。
缺点：存取速度慢，机械结构复杂，对工作环境要求高
记录面：盘片上下两面
磁道：记录面上同心圆（外0里n）
扇区：记录一段定长信息，直接寻址的最小单位
存储密度：
道密度：半径方向单位长度磁道数（道/英寸）
位密度：磁道单位长度上能记录的二进制位数（位/英寸）
面密度：位密度*道理密度（位/英寸²）
存储容量：
格式化容量<非格式化容量
平均找到时间：磁头定位到要求磁道的时间
平均等待时间：磁盘上需要访问的信息到达磁道下的时间（磁盘转半圈的时间）
数据传送时间
平均存取时间： $T_a=T_s+\frac{1}{2r}+\frac{b}{rN}$ r为转速，b为传送字节数，N为每道字节数
数据传输率： $D_r=rN=D_ {\text{位}} \cdot v_{\text{线}}$
单位时间内传送字节数
7.6 显示设备
显示设备：以可见光的形式传递和处理信息的设备
分辨率：显示器能表示的像素个数
灰度级：黑白显示器中所显示的像素点的亮暗差别
刷新：为了使人眼看到稳定的图像显示，电子束重复扫描屏幕的过程。
刷新存储器（视频存储器）容量：$M=rC$ C=log2灰度级数 记得转化为B
提高刷存的方式：使用高速DRAM，多体交叉，提升总线宽度，端口分离。
第八章 输入输出设备
速度分级：
极慢：直接给出数据
慢速、中速：异步定时方式；应答式
（接收/发送前询问，设备就绪/忙，发送完成通知，撤回就绪信号）
高速：同步定时方式
信息交换方式：
程序查询方式：盯着每个人吃完糖
程序中断方式：每人一粒，吃完发出中断请求再发糖
直接内存访问方式（DMA）：每人两粒，吃完报告
通道方式：直接托管给通道处理
8.1 程序查询方式
数据在CPU和外围设备之间完全由计算机程序控制（CPU主动控制）
优点：简单经济；缺点：垃圾
设备编址：
统一编址：输入输出设备编址格式和内存单元一致，不需要另外的IO指令组。
单独编址：内存地址和IO设备地址分开，由不同操作码控制
接口：
设备选择电路：判断总线呼叫的是不是本设备。
数据缓冲寄存器：存放输入/输出的数据
设备状态标志：“忙”、“就绪”、“错误”，以便接口对外设的监视
输入输出方式：
CPU向IO设备发出状态字，请求传送
IO设备读入状态字
检查是否就绪
CPU从数据缓冲寄存器输入/刷出数据
IO接口接受/发送数据，CPU状态标志复位
程序查询方式的改进
8.2 程序中断方式
指令周期 —> 中断？—> 中断周期 —> 中断服务子程序
五个问题两张图
准备就绪标志（RD）
允许中断触发器（EI）
中断请求触发器（IR）
中断屏蔽触发器（IM）
单级中断：
多级中断：一维中断、二维中断
8.3 DMA方式
DMA方式即直接内存访问方式，完全由硬件进行IO交换
直接在内存和IO间进行，适用于高速传送数据。
优点：速度快
传送方式：
停止CPU访问内存
周期挪用
DMA与CPU交替访内
DMA控制器：
内存地址计数器
字计数器
数据缓冲寄存器
DMA请求标志
控制/状态逻辑
中断机构
DMA传送过程：
传送前预处理，正式传送，传送后处理